Un registro es un grupo de flip-flops. Cada flip-flop es capaz de almacenar sólo un bit de información. Un registro de n bits tiene, por tanto, un grupo de n flip-flops y es capaz de almacenar cualquier información binaria de n bits. Además de los flip-flops, un registro puede tener compuertas combinacionales que llevan a cabo ciertas tareas de procesamiento de datos. La definición más general dice que un registro consiste de un grupo de flip-flops y compuertas que efectúan su transición. Los flip-flops mantienen la información binaria y las compuertas controlan cuándo y cómo nueva información es transferida dentro del registro.
Existen varios tipos de registros disponibles comercialmente. El registro más simple es aquel que consiste sólo de flip-flops, sin alguna compuerta externa. La figura 1.1 muestra cómo se construye un registro con cuatro flip-flops tipo D. La entrada de reloj común dispara a todos los flip-flops en el flanco de subida de cada pulso y el dato binario disponible en las cuatro entradas es transferido en el registro de 4 bits. Las cuatro salidas pueden ser muestreadas en algún momento para obtener la información binaria almacenada en el registro. La entrada de clear se conecta a las entradas clr de los cuatro flip-flops. Cuando esta entrada va a cero, se aplica un reset a los cuatro flip-flops de manera asíncrona. La entrada de clear es útil para poner a 0 el registro antes de su operación sincronizada por el reloj. La entrada clear se debe mantener a 1 durante la operación normal del circuito.
Figura 1.1 Registro con flip-flops tipo D.
La transferencia de nueva información dentro de un registro es referida como cargar un registro. Si todos los bits se cargan de manera simultánea con un pulso de reloj común, se dice que el registro se carga en paralelo. Un pulso de reloj aplicado a las entradas clk del registro de la figura 1.1 cargará las cuatro entradas en paralelo.
La mayoría de los sistemas digitales tienen un reloj maestro generador que suministra un tren continuo de pulsos de reloj. Los pulsos de reloj son aplicados a todos los flip-flops y registros en el sistema. El reloj maestro actúa como una bomba que suministra un latido constante a todas las partes del sistema. Una señal de control separada debe ser usada para decidir cuál pulso de reloj específico tendrá efecto sobre un registro en particular. Los pulsos de reloj deben ser removidos cuando su contenido no se debe cambiar. Esto se puede lograr con una entrada de control de carga en una operación AND con la señal de reloj, como se muestra en la figura 1.2, la salida de la compuerta AND es aplicada a las entradas clk del registro. Cuando la señal de control de carga es 0, el reloj es inhibido de las entradas clk, y el contenido del registro permanece igual. Cuando la señal de control de carga es 1, el pulso de reloj pasa a través de la compuerta AND a las terminales clk y nueva información puede ser transferida dentro del registro con la siguiente transición positiva de reloj.
Figura 1.2 Circuito de control de carga.
Registro con carga en paralelo
La inserción de compuertas entre el reloj maestro y las entradas de los flip-flops produce retardos de propagación. Para sincronizar completamente el sistema debemos asegurarnos de que todos los pulsos de reloj llegan simultáneamente a lo largo del sistema de modo que todos los flip-flops se disparen al mismo tiempo. Sin embargo, llevar a cabo lógica con pulsos de reloj inserta retardos variables y puede causar que el sistema salga de sincronismo. Por esta razón es aconsejable controlar la operación del registro con las entradas D, en lugar de remover el reloj de las entradas clk de los flip-flops.
Un registro de 4 bits con una entrada de control de carga que es dirigida a través de las compuertas y en las entradas D se muestra en la figura 1.3. Las entradas clk de los flip-flops reciben pulsos de reloj todo el tiempo. La compuerta buffer en la entrada de reloj reduce la potencia requerida por el generador de pulsos de reloj. La entrada de carga en el registro determina la acción a ser tomada con cada pulso de reloj. Cuando la entrada de carga es 1, los datos en las 4 entradas son transferidos dentro del registro con la siguiente transición positiva del pulso de reloj. Cuando la entrada de carga es 0, la entrada de datos es inhibida y las entradas D de los flip-flops son conectadas a sus salidas. La retroalimentación de las salidas a las entradas es necesaria debido a que los flip-flops D no tienen una condición de no cambio. Con cada pulso de reloj, la entrada D determina el siguiente estado de la salida. Para dejar la salida sin cambio, es necesario hacer la entrada D igual al valor presente en la salida.
Figura 1.3 Registro con entrada de control de carga.
